http://bbs.freekaoyan.com/viewthread.php?tid=302263
全加器并考虑溢出检测，那么n位行波进位加法器的延迟时间 ta 为
ta = n·2T 9T = (2n 9)T
其中9T为最低位上的两级“异或”门再加上溢出“异或”门的总时间，2T为每级进位链的延迟时间。
而不考虑溢出，则
ta=(n-1)*2t 9t
来源：白中英组成原理第三版36页
我奇怪的是，为什么只考虑最低位上的2级异或门，其他的异或门就不考虑吗？一共那么多异或门，为什么只考虑最低位的2个？？而且为什么讨论那个2T？？还有第二个，不考虑溢出，就只有6T了啊，为什么还是9T就是不明白，最近脑细胞死的太多啦
---------------------------------
电路有关的应该不会考吧
---------------------------------
可是看不明白的地方还真郁闷啊
---------------------------------
不必看这么仔细吧
